今回はSATA 3.2を解説する。その前に前回のUSB 3.1についての補足をさせていただく。
Twitterのコメントを見ていると、USB 3.1はOTG(On-The-Go and Embedded Host Supplement to the USB Revision 3.0 Specification)、Power Delivery(USB Power Delivery Specification)、SSIC(Inter-Chip Supplement to USB Reivison 3.0 Specification)の3つを含んでいると誤解されているようだ。
この3つはUSB 3.1でも「オプション扱い」である。つまりすべてのUSB 3.1ポートが100W供給やOTG(On-the-Go:PCを介さずデバイス同士をUSBで繋いでやり取りすること)ができるわけではないし、SSIC(Super Speed Inter-Chip:モバイル端末向けに転送速度や消費電力効率を上げる技術)に対応しているわけではない。
もしもUSB 3.1ポートで100W供給を行ないたい場合、その振る舞いはPower Deliveryに準拠した形にしなさい、と規定されているだけである。
SATA 3.2は、サポートする機器に
SATA Express、M.2、SSHDが追加
では、今回の本題であるSATA 3.2について解説しよう。8月7日にSATA-IO(The Serial ATA International Organization)は、Serial ATAにまつわる仕様をまとめたSATA 3.2をリリースした。このSATA 3.2であるが、エラー(ECN:Engineering Change Notice)と新機能の追加の両方がある。まずECNは以下の15項目が挙がっている。
SATA 3.2の技術変更通知 | ||||||
---|---|---|---|---|---|---|
ECN056 | Tx AC Common Mode Voltage Change for Gen3 | |||||
ECN057 | Internal Micro SATA and Slimline Gen3 | |||||
ECN058 | Hardware Feature Control Correction | |||||
ECN059 | Device Configuration Overlay Correction | |||||
ECN061 | Dual Consecutive ALIGNp Sequence | |||||
ECN062 | Tx Min Amplitude Cleanup | |||||
ECN063 | Rx Rise/Fall Time Reinstated | |||||
ECN064 | ErrorFlush Cleanup | |||||
ECN065 | Identify Modification | |||||
ECN066 | Tx AC Common Mode Voltage Procedural Simplification | |||||
ECN067 | Port Multiplier Signature for Software Reset, Description of I field of Set Device Bits FIS, NCQ Queue Management Subcommand response, Typo Error in GSCR Reference | |||||
ECN068 | Device Sleep Voltage Spec Adjustment | |||||
ECN069 | Hardware Feature Control Bug | |||||
ECN070 | PM5:PUIS Clarification | |||||
ECN071 | DEVSLP Bit Interlock and | |||||
ECN072 | Endianness of LBA Range List |
とはいえ、タイトルをざっと眺めただけでも大きな変化があるものはなく、既存の仕様に若干の修正を加えたり、仕様書のミスを訂正、決まっているべきパラメーターが決まってなかったものを追加、というあたりであるので、こちらの解説は割愛する。
一方の新機能であるが、こちらも15種類もの項目が挙がっている。
SATA 3.2で追加された新機能 | ||||||
---|---|---|---|---|---|---|
TPR033 | Relaxation of Minimum Transmit Rise/Fall Times for Gen 1 and Gen 2 | |||||
TPR035 | SATA BGA SSD | |||||
TPR037 | Standard SATA Connector 3.3V Power Pin Assignments | |||||
TPR038 | Device Sleep | |||||
TPR039 | DEVSLP Assignment on Standard SATA Connector | |||||
TPR040 | Software Settings Preservation for Device Initiated Interface Power Management | |||||
TPR041 | 9mm SATA USM | |||||
TPR042 | Hybrid Information Feature | |||||
TPR043 | Queuing Power Management | |||||
TPR044 | Synch with ACS-3 | |||||
TPR045 | Rebuild Assist | |||||
TPR046 | Transitional Energy Reporting | |||||
TPR047 | SATA Express Specification | |||||
TPR049 | Add QPM to SATA logs | |||||
TPR050 | SATA MicroSSD Footprint Update | |||||
TPR051 | Hybrid Information Update | |||||
TPR053 | M.2 Card Formfactor for SSDs and | |||||
TPR054 | SATA 8.5mm Slimline ODD Connector Location |
これらからSATA3.2についてまとめると、以下のことがわかる。
- SATA Expressへの対応
- M.2への対応
- SSHDへの対応
逆に言えば、SATA ExpressやM.2、SSHD以外は何も違わないということになる。標準的なSATAそのものの転送速度は引き続き6Gbpsが上限で、違いは3.3V電源の廃止と、電源管理に若干のオプションが追加された程度に留まっている。
SATA3.0と3.1の大きな違いであるSATA ExpressとM.2は、基本的にはフォームファクターが違うだけで根っこは同じである。
要するにホスト側はSATAとPCI Expressの両対応になっており、デバイス側はSATAとPCI Expressのどちらかを選択して使える、という形だ。
なんとなくこの構造を見るとデバイスベイという、USBとIEEE1394両対応の拡張ベイ規格を思い出す(デバイスベイは結局市場が立ち上がらずに流れてしまった)が、SATA Expressはそれなりに必要性があってのことである。その必要性とは、性能/消費電力比が、SATAのままだと悪すぎるというものであった。
SATA 12Gbpsにしない理由を、SATA-IOの副会長であるKnut Grimsrud氏に以前聞いたときの答えは「コンシューマー向けに12Gbpsを持ち込むのはコストの面で適当ではない」だったが、根っこは同じことであろう。
SATA Expressの場合、仮にGen 3を使えば1レーンで1GB/秒、2レーン使えば2GB/秒の帯域となる。SATA 6Gbpsだと、転送速度は6GT/秒だがエンコードの転送方式が8b/10bである関係で、実効転送速度は600MB/秒が上限となるため、SATA Expressはより効果的に帯域を広げることが可能になるわけだ。
また、プロセスの微細化などによってチップセット側に集積できるPCI Expressのレーン数を増やしやすくなったことも、この状況を後押ししていると言える。
この連載の記事
-
第817回
PC
実現困難と思われていたUCIe互換のチップレット間インターコネクトをTSMCとAMDが共同で発表 ISSCC 2025詳報 -
第816回
PC
シリコンインターポーザーを使わない限界の信号速度にチャレンジしたIBMのTelum II ISSCC 2025詳報 -
第815回
デジタル
3次キャッシュがスリムになっていたZen 5、ISSCCで公開された詳報 AMD CPUロードマップ -
第814回
PC
インテルがチップレット接続の標準化を画策、小さなチップレットを多数つなげて性能向上を目指す インテル CPUロードマップ -
第813回
PC
Granite Rapid-DことXeon 6 SoCを12製品発表、HCCとXCCの2種類が存在する インテル CPUロードマップ -
第812回
PC
2倍の帯域をほぼ同等の電力で実現するTSMCのHPC向け次世代SoIC IEDM 2024レポート -
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート -
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート -
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ - この連載の一覧へ