Haswellのグラフィック性能を考察
そのHaswellだが、内部アーキテクチャーを説明するセッションの内容は、おおむね昨年秋のIDFで公開されたものとほぼ同じであり、内容はすでに紹介した連載169回と連載170回以上の新しい情報はなかった。ただ、GT3のグラフィックに関してのみ、新しい情報が出てきたので説明しよう。
Haswellは、GPUの構成が3種類あり、それぞれGT1/GT2/GT3と呼ばれている。それぞれの違いは以前連載188回で紹介した通りで、GT1がローエンド、GT3がハイエンドとなるが、このGT3にはeDRAMを搭載するものがあることが明らかにされた。
下の画像がGT1/GT2におけるHaswellの構成であるが、GT3では新たにインターフェースが1つ追加になり、さらにeDRAMが別に搭載されることがわかる。情報はこれだけだが、ここからある程度構成を推察できる。
まずeDRAMと呼ばれるものの正体だが、これは本来の意味でのeDRAM(Embedded DRAM)ではなく、マルチチップモジュールの形で別チップで搭載されるDRAMと思われる。GDDR5あたりの特注品が搭載されるであろう。本来eDRAMと呼ばれる製品は、既存のCMOSプロセスにDRAMセルを作りこむというもので、国内だと東芝や旧NEC、海外だとIBMなどが得意としていたものである。
現在も、TSMC(Taiwan Semiconductor Manufacturing Company)などではこのeDRAMを一部のプロセスで提供している。この方式の場合、CPUなどのロジック回路とDRAMが同一のダイで構成され、レイテンシーも少なく便利な反面、eDRAMに結構なダイサイズを食われ、eDRAMがネックになって速度が上げられないなどの欠点もある。
最大の問題は、DRAM構造がネックになってプロセスの微細化が難しいというもので、少なくとも40nm未満のプロセスでこれを実現した例はない。これはインテルの22nmプロセスでも同様である。したがって、通常のDRAMを別チップの形で接続するほうがリーズナブルだ。特にGT3にeDRAMを持つバージョンと持たないバージョンがあるとすれば、別チップにするほうが製品の作り分けが簡単になるだろう。
これが通常のDDR3やGDDR5かというと、おそらく違うであろう。理由は2つあり、メモリバス幅はDDR3で最大16bit、GDDR5でも最大32bitでしかなく、これで速度を上げてもそれほど帯域は広くない。できれば64~128bit幅がほしいところだが、そんな標準品は存在しない。だからといって、複数個のDRAMチップを搭載できるほどパッケージは大きくない。
DDR3にしてもGDDR5にしても、基板上で2~4インチの配線を引き回し、それなりの出力を持つ駆動回路を前提にしているが、マルチチップモジュール方式だと配線は1インチにも満たない。そのため、もっと駆動力を小さくして、その分省電力化を図りたいが、これもまた標準品は存在しない。また、容量は数GBも必要なく、せいぜい128MBあれば十分だから、これもまた標準品では選択しにくい。
eDRAMの構成はともかく、おもしろいのはこのeDRAMがGPU向けのローカルフレームバッファだけでなく、CPUのキャッシュとしても動作することだ。下の画像をみると、DDRコントローラーと書かれたオレンジの部分が、ベージュ色の部分にも接触しているのがわかる。
この画像を元に、いくつか省略されている部分を筆者の推定で追加したのが下図だ。
おそらくメモリーコントローラーはSystem Agentのみならず、Graphics/eDRAMインターフェースにも接続する構造になっているほか、ここからディスプレーへの出力パスも存在していると思われる。もちろんこれはeDRAMがフレームバッファ兼オフチップキャッシュとしても動作するという前提での想定であるが、大きくは外していないはずだ。
この連載の記事
-
第815回
デジタル
3次キャッシュがスリムになっていたZen 5、ISSCCで公開された詳報 AMD CPUロードマップ -
第814回
PC
インテルがチップレット接続の標準化を画策、小さなチップレットを多数つなげて性能向上を目指す インテル CPUロードマップ -
第813回
PC
Granite Rapid-DことXeon 6 SoCを12製品発表、HCCとXCCの2種類が存在する インテル CPUロードマップ -
第812回
PC
2倍の帯域をほぼ同等の電力で実現するTSMCのHPC向け次世代SoIC IEDM 2024レポート -
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート -
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート -
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ -
第806回
PC
トランジスタ最先端! RibbonFETに最適なゲート長とフィン厚が判明 IEDM 2024レポート -
第805回
PC
1万5000以上のチップレットを数分で構築する新技法SLTは従来比で100倍以上早い! IEDM 2024レポート - この連載の一覧へ