一連のインテルのメインストリーム製品に関しては、前回の「Haswell」までで解説が終わった。CPUパイプラインの進化を辿るシリーズの締めくくりとして、2つほど「その他」のインテルCPUについて解説したい。ひとつめは、「Pentium 4」」シリーズで投入された「NetBurst Architecture」である。
「20段のパイプライン」と称する
Netburst Architectureの中身
2000年当時、180nmプロセス「Coppermine-T」コアの「Pentium III」が1.13GHz止まりだったのに対して、同年発表された「Willamette」こと初代Pentium 4は、180nmプロセスで2GHz駆動を実現した。同一周波数での性能はPentium IIIに及ばないものの、より高い動作周波数をサポートすることで、トータル性能でPentium IIIを圧倒することで性能改善をはたした(関連記事)。続く130nmプロセスの「Northwood」では、動作周波数は最大3.4GHzに達し、順調に性能を上げることに成功した。
ちなみに、Pentium ProことP6のアーキテクトの1人であるロバート P.コルウェル(Robert P.Colwell)氏の著書「The Pentium Chronicles」によれば、Willametteの開発は1994年あたりに始まったようで、開発開始から製品化まで6年近くかかったことになる。もっとも、Pentium Proも開発開始は1990年、製品出荷が1995年末であった。まったく新規にアーキテクチャーを開発する場合、俗に言われる「4年程度」では、まったく足りないということかもしれない。
そのNetburst Architectureだが、よく知られているようにパイプライン段数は20段にも及ぶ。ただし、この20段というのはあまり正確ではなく、トータルではもう少し多い。よく20段と称される数字の根拠が下のスライドだが、実はこれがパイプラインのすべてではないからだ。
だがまずは20段の解説から始めよう。Netburst Architectureの特徴は「Hyper Pipeline」と呼ばれるもので、従来ならば1ステージで済ませる分を、複数ステージに分割するというものだ。これにより、1ステージの処理に必要な時間が短縮でき、結果として高速動作が可能になる。そのため、実質的なステージ数は12段ほどとなる。
最初の「TC Next IP」は、Trace Cacheから次の「命令の位置」を確定するステージだ。これに2サイクルを要している。ここで確定した次の命令を、Trace Cacheから取得するのが、それに続く「TC Fetch」である。TC Fetchで取得した命令は、いったん「μOp Queue」に格納される。実を言えば、このTC Next IP1から「TC Fetch 2」までの4ステージが、唯一インオーダー実行される部分である。ここから先はアウトオブオーダー実行になる。
この連載の記事
-
第815回
デジタル
3次キャッシュがスリムになっていたZen 5、ISSCCで公開された詳報 AMD CPUロードマップ -
第814回
PC
インテルがチップレット接続の標準化を画策、小さなチップレットを多数つなげて性能向上を目指す インテル CPUロードマップ -
第813回
PC
Granite Rapid-DことXeon 6 SoCを12製品発表、HCCとXCCの2種類が存在する インテル CPUロードマップ -
第812回
PC
2倍の帯域をほぼ同等の電力で実現するTSMCのHPC向け次世代SoIC IEDM 2024レポート -
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート -
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート -
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ -
第806回
PC
トランジスタ最先端! RibbonFETに最適なゲート長とフィン厚が判明 IEDM 2024レポート -
第805回
PC
1万5000以上のチップレットを数分で構築する新技法SLTは従来比で100倍以上早い! IEDM 2024レポート - この連載の一覧へ